JPH0241781B2 - - Google Patents
Info
- Publication number
- JPH0241781B2 JPH0241781B2 JP60260277A JP26027785A JPH0241781B2 JP H0241781 B2 JPH0241781 B2 JP H0241781B2 JP 60260277 A JP60260277 A JP 60260277A JP 26027785 A JP26027785 A JP 26027785A JP H0241781 B2 JPH0241781 B2 JP H0241781B2
- Authority
- JP
- Japan
- Prior art keywords
- read
- processor
- data
- register
- main memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
- Memory System (AREA)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60260277A JPS62119663A (ja) | 1985-11-20 | 1985-11-20 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60260277A JPS62119663A (ja) | 1985-11-20 | 1985-11-20 | 情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62119663A JPS62119663A (ja) | 1987-05-30 |
JPH0241781B2 true JPH0241781B2 (en]) | 1990-09-19 |
Family
ID=17345815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60260277A Granted JPS62119663A (ja) | 1985-11-20 | 1985-11-20 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62119663A (en]) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2674873B2 (ja) * | 1990-11-02 | 1997-11-12 | 日本電気アイシーマイコンシステム株式会社 | プログラム開発支援装置のステップ実行動作方法 |
JP2738348B2 (ja) * | 1995-06-23 | 1998-04-08 | 日本電気株式会社 | マルチプロセッサシステム |
-
1985
- 1985-11-20 JP JP60260277A patent/JPS62119663A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS62119663A (ja) | 1987-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4780819A (en) | Emulator system utilizing a program counter and a latch coupled to an emulator memory for reducing fletch line of instructions stored in the emulator memory | |
JPH04257932A (ja) | ディジタルシグナルプロセッサのエミュレート用チップ | |
JPH0241781B2 (en]) | ||
JPH06103104A (ja) | リモートデバッグ方法 | |
JPS599928B2 (ja) | チヤネル制御方式 | |
JPS60124746A (ja) | デ−タ処理装置 | |
JPS5941214B2 (ja) | 状態監視方式 | |
JPS61117651A (ja) | インタ−フエイス装置 | |
JPH0721767B2 (ja) | エミュレーション方式 | |
JP2657947B2 (ja) | データ処理装置 | |
JP2558902B2 (ja) | 半導体集積回路装置 | |
JPS62166451A (ja) | 論理装置の履歴解折装置 | |
JP2511012B2 (ja) | タスクタ−ミネ−シヨン方式 | |
JPS6020771B2 (ja) | マイクロ診断方式 | |
JPS61151745A (ja) | 割込処理方式 | |
JPS62241041A (ja) | 情報処理装置 | |
JPH04264632A (ja) | 並列演算処理装置の実行トレース方式 | |
JPS62216054A (ja) | Cpu無限ル−プトラブル時の情報収集方式 | |
JPH0782370B2 (ja) | シ−ケンサのタイマ処理装置 | |
JPS61282937A (ja) | 情報処理装置 | |
JPS61267142A (ja) | マイクロプログラム制御装置 | |
JPH0418643A (ja) | トレース装置起動方式 | |
JPH0417530B2 (en]) | ||
JPS61228551A (ja) | バス制御方式 | |
JPS62197834A (ja) | マイクロプログラム制御装置 |